» 助成金受領者 研究のご紹介 » 研究者の詳細

2016/10/09

Topics研究室訪問記が追加されました

研究者の詳細

氏名 研究キーワード
木原 崇雄
キハラタカオ
IoT、集積回路、無線受信機、RF直接サンプリングA/D変換器
ホームページ http://www.oit.ac.jp/www-ee/server/iclab/
年度 種 別 交付対象時所属機関 研究紹介文 研究成果報告
2015年度 奨励研究助成 情報 大阪工業大学 工学部電気電子システム工学科 PDF PDF
研究題名 IoT向け無線受信機のデジタル化を可能にするRF直接サンプリングA/D変換器の開発

訪問記

最終更新日 : 2016/10/08

訪問日:2016/08/31
訪問時の所属機関 大阪工業大学 工学部 電気電子システム工学科 訪問時の役職 特任講師

 当日は研究内容を紹介したプレゼン資料を用意していただき説明を受けました。自己紹介、背景、目的とその位置づけ、研究項目、進捗状況と順序建てて、我々が理解しやすいような配慮を感じました。先生は大阪大学で博士号取得後、ルネサスエレクトロニクスに入社、5年後の2014年4月に現職に就きました。その間一貫して集積回路の研究に携わってきたとのことです。ルネサス在職中には、主に携帯電話や、Bluetooth Low Energy(BLE)向けのCMOS RFトランシーバーの研究開発に従事していたそうです。大学に来てからは、今回の研究に関連するRF直接サンプリングA/D変換器を研究しています。
 研究の背景です。IoT(Internet of Thing)、全てのものが無線でつながるような社会の実現には、あらゆる機器が無線機能を持ち、そのための集積回路には、電池で何年も動くため低消費電力化、低価格化が非常に強く求められています。その一方で、無線の規格を決めている各アライアンスが独自の無線規格を設定、BLEは周波数が2.4GHz、データ速度は1Mbpsで、ZigBeeはセンサ向け無線規格で、2.4GHz、900MHzを使っています。他にもIEEE802.11ah、Narrow Band LTEなどがあり、それぞれ独自の規格でIoT社会の主導権を握ろうとしています。こういう規格に対応しようと思うと、半導体メーカーとしては、それぞれの規格に応じたチップを個別に開発する必要があり、人と時間が掛かり、価格を抑えることが困難で、普及の妨げになっているとのことです。
 なぜ無線ICを個別に作るかですが、従来のアナログRF受信機の構成に由来し、それは、LNA(Low Noise Amplifier)で非常に小さい電波を増幅し、Mixer回路で周波数を落とし、不要な周波数成分をカットし、振幅を整えて、最後にA/D変換器(ADC)でデジタル信号に変えています。A/D変換前は、全て高周波の処理がRF信号で行われています。先生の経験でもLNAとMixerは難しく、シミュレーションがし難い領域のようです。この難しい回路構成を使うのは、今までの設計資産を使えることと、作り込みを一つ一つしていくので、消費電力が小さくなることです。BLEの用途で、最先端のデータでは大体mWと小電力で動作させています。しかしアナログ回路主体ですので、全て人の手で設計していく必要がありますので、前述のような大きな問題があります。そこで、この研究のデジタルRF受信機は、ADCをLNAのすぐ後に置き、デジタル回路を主体とする構造にします。ただ、ADCを数GHzサンプリング(GS/s)と高速で動かすには、報告されている限り、40mWと消費電力が大きいのが現状です。前述のアナログ回路主体だと、全体でも6mW程度だったのが、ADCだけで40mWとなり、商品になりません。この研究では、消費電力6mWで、9.6GHzでサンプリングするADCを実現するものです。9.6GS/sの根拠は、ADCの特性として、扱う周波数の2倍以上で受けることと言われており、それにマージンを足したものです。例えばBLEの扱う周波数は、2.4GHzですので、その2倍、マージンを足して9.6GS/sとしました。サンプリング周波数を大きくすると消費電力が大きくなってしまいます。FOMというADCの分野でよく使われる評価指標で、発表されているADCの特性を比較します。FOMは、ADCの消費電力を、受ける信号の周波数帯域で割って、更にADCの分解能、どれだけデジタルに分解できるかという有効ビットで割った値です。FOMは小さい方が、ビット数当たりの消費電力が小さくなり、特性が良いです。横軸はバンド帯域です。このチャートにこの分野で権威がある論文誌、著名な国際学会で発表されたデータをプロットします。一番FOMが小さいのは前述の消費電力40mWのデジタルのADCですが、バンド帯域が20MHz、30MHz位と広く、用途が異なります。IoT向けの信号帯域は、データ速度が遅いので帯域も狭くでき1~5MHz程度ですが、その代わり低消費電力での動作が求められます。そこで、バンド帯域が狭く、更に効率の良いものを狙い、IoT向けの無線規格で使用が想定される5MHz以下の狭帯域信号に対して、デジタルRF受信機として12ビットの分解能を6mWの電力で実現するという目標を建てました。この目標は、FOMに換算すると0.15で、トップデータになります。
 次は実現の手段ですが、三つあります。目的は、相反する高速動作と低消費電力動作を両立させるADCの開発です。一つ目の手段は、一般的なADCの構成にはないVCO(電圧制御発振器)回路素子の導入で、電圧によって出力の発振周波数を変えるためです。従来のVCO回路素子のバルク端子から電圧制御します。CMOSインバータを環状に接続することでVCOを構成し、入力電圧変化を周波数変化に変換し、後のレジスタとXORゲートでその周波数変化を量子化させます。010101…で電圧信号が発振、その発振速度が発振周波数になります。二つ目は、回路自体の電源電圧をこれまでで最も低い0.55Vで動作してやることです。三つ目は、SOTB(Silicon on Thin Buried Oxide)を使うことです。SOTBは、完全空乏型Silicon on Insulator(FD-SOI)と呼ばれる絶縁膜上に、薄膜シリコンを積層する基板構造です。
 一つ一つ説明します。ADCの構成として4つのADCをパラレルに並べ、順番に動作させるインターリング構成にし、サンプリング速度9.6GS/sを4分割、それぞれを2.4GS/sにし、1つのADCの速度を下げます。一個のADCはVCOと、VCOから出るパルスをカウントするデジタル回路から構成されます。従来の高速ADCはフラッシュ型ですが、これの問題点は、比較器で比較しているのは全てアナログ回路であることと、電圧振幅を小さくすると分解能が低下するため、低電圧に適しません。一方、VCOを使うと、制御電圧に応じて発振周波数が変化し、入力振幅に応じて出力の波の数が変わります。この波の数を数えることで、入力のアナログ信号をデジタル信号に置き換えることができます。VCOだけがアナログ回路で、他は全てデジタル回路で、またVCOは0.55Vと非常に低電圧で動き、研究の目標に合致します。SOTBは、半導体のドーパント濃度で決まるトランジスタのON、OFFの閾値の電圧のバラツキを小さく制御でき、閾値電圧を下げることができます。そこで、バルク端子より閾値電圧を制御でき、電圧を上げると閾値電圧は下がり、これを積極的に利用します。また、従来ですとトランジスタとシリコン基板間にキャパシタ容量があり、動作速度が制限されますが、今回絶縁膜がありますので、この寄生容量を低減でき、高速動作が可能になります。
 次は研究の進展状況です。VCOを設計し、半導体メーカーにチップの製作を依頼しました。シミュレーション上では、バルク電圧を変えると、VCOの発振周波数が400~620MHzまで変化するのを確認しています。そこで、この周波数の変化によって、入力信号はBLEを想定して2.4GHzとしたとき、ADCとしての分解能がどの位になるかをMATLAB/Simulinkを使って数値シミュレーションしてみました。出力の電圧信号と雑音のSN比が、目標とする5MHz帯域で81.48dBという結果を得、ビット換算で13ビットになります。このVCOを使用したADCでも目標の12ビットが達成されることを確認しています。今後は、VOC以外の残りの回路設計を行い、ADC全体の動作検証とチップの試作を進めていくとのことです。
 半導体メーカーでの実務の経験を生かした開発の進め方に親近感を覚えた訪問でした。(2016年8月31日、技術参与・飯塚)